encapsulation sur tranche
-
Domaine :
ÉLECTRONIQUE
-
Définition : Technique de fabrication conjointe d'un boîtier à puce et de sa puce, qui consiste à réaliser toutes les opérations au niveau des tranches de silicium, avant le découpage en composants individuels.
-
Équivalent étranger :
wafer-level packaging (en) ou WLP